ESP-RISC-V CPU是基于RISC-V ISA的32位内核，包括基本整数(I)，乘法/除法(M)和压缩(C)标准扩展。ESPRISC-V CPU内核具有4 级有序标量流水线，针对面积、功耗、性能等进行了优化。CPU 内核架构包含中断控制器 (INTC)、调试模块(DM)和用于访问存储器和外设的系统总线(SYS BUS)接口。